1.Características (consulte Fig. 1 para ver la vista exterior y la tabla 1 para los modelos) de Synchro / Resolver-Digital convertidor (HSDC / HRDC27 Serie)
| Resolución: 12 bits, 14 bits |  |
| alta velocidad de seguimiento | |
| integración híbrida, caja de metal | |
| Tres estados salida de pestillo | |
| Con señal de velocidad Vel salida | |
| compatibilidad indefinida con AD1740 serie |
2. Alcance de aplicación de sincronizador a convertidores digitales o Resolver a convertidores digitales (HSDC / HRDC27 Serie)
servo sistema; antena sistema; ángulo medición; simulación tecnología; cañón control; control de máquinas herramienta industriales3.Descripción de convertidores sincronizados a digitales o Resolver a convertidores digitales (HSDC / HRDC27 Serie)
| HSDC / HRDC27 es el convertidor digital a sincronizado o resolver a convertidores digitales para el seguimiento continuo del servo loop de tipo ii, pestillos y salidas 12 bits o 14 bits datos codificados binarios naturales con 32 líneas doble en línea paquete de metal, presenta las ventajas de pequeño volumen, peso ligero y alta confiabilidad, etc., se aplica ampliamente en sistemas de control automático como sistemas de radar, sistemas de navegación, etc. El la potencia de funcionamiento adopta ± 15V y + 5V dc potencia. hay dos tipos de señal de salida: tres líneas señal de referencia y sincronización (SDC convertidor) o cuatro líneas resolver y señal de referencia (RDC convertidor); la salida adopta códigos digitales paralelos del sistema binario. | tabla 2 condiciones nominales y condiciones operativas recomendadas
| ||||||||||||
| Nota: * indica que se puede personalizar según por usuario requisito. | |||||||||||||
| HSDC / HRDC27 es el convertidor digital a sincronizado o resolver a convertidores digitales para continu ous seguimiento de tipo ii s ervo bucle, es paralelamente pestillos y salidas 12 bits o 14 bits datos codificados binarios naturales con 32 líneas doble en línea paquete de metal, presenta las ventajas de pequeño volumen, peso liviano y alta confiabilidad, etc., se aplica ampliamente en sistemas de control automático como radar s sistema, sistema de navegación, etc. El la potencia de funcionamiento adopta ± 15V y + 5V dc potencia. hay dos tipos de señal de salida: tres líneas señal de sincronización y de referencia (SDC convertidor) o cuatro líneas resolver y señal de referencia (RDC convertidor); la salida adopta códigos digitales paralelos del sistema binario. | tabla 2 condiciones nominales y condiciones operativas recomendadas
| |||||||||||
| Nota: * indica que se puede personalizar según por usuario requisito. |
Este es un convertidor digital de estructura modular para synchro resolver con convertidor de aislamiento scott de estado sólido incorporado, diseñado de acuerdo con el principio del servo modelo ii, y puede realizar un seguimiento y conversión continuos.
La entrada de aislamiento diferencial y la salida de datos son tres estados modo pestillo, adecuado para analógico señal / digital conversión de señal de tres hilos tipo sincronizado y cuatro hilos resolver. Con velocidad de conversión rápida y rendimiento estable y confiable, esto El dispositivo se puede aplicar ampliamente en la medición de ángulos y el sistema de control automático.
Este producto está hecho por la película gruesa proceso de integración híbrida y es 32 hilos sumergir paquete de metal totalmente sellado. tanto el diseño como la fabricación del producto cumplen los requisitos de GJB2438A-2002 “General especificación para paquetes de circuitos integrados híbridos ” y especificación específica del producto.
4.Electrico rendimiento (Cuadro 2, cuadro 3) de convertidores sincronizados a digitales o Resolver a convertidores digitales (HSDC / HRDC27 Serie)
Nota:
- Para convertidores con frecuencia de 50 kHz, 2 kHz y otros, los parámetros dinámicos son diferentes, y ellos se puede proporcionar según por clientes ' requisitos;
- Personalización está disponible.
5.Operando principio de sincronismo a convertidores digitales o Resolver a convertidores digitales (HSDC / HRDC27 Serie)
El señal de entrada sincronizada (o señal de entrada de resolver) se convierte en la señal ortogonal a través del aislamiento diferencial interno:
Dónde, θ es el ángulo de entrada analógica
El ángulo digital φ de contador interno reversible de estos dos señales se multiplican en el multiplicador de funciones seno y coseno y se tratan error:
El las señales se envían al oscilador controlado por voltaje después de la amplificación, la discriminación de fase y la filtración de integración, si θ-φ ≠ 0, el oscilador controlado por voltaje emitirá un pulso para cambiar los datos en el contador reversible, hasta θ-φ se convierte en cero dentro de la precisión del convertidor, durante esto proceso, la conversión rastrea el cambio de ángulo de entrada θ todo el tiempo.
métodos de transferencia de datos y secuencia de tiempo
hay dos métodos para leer los datos válidos de convertidor:
(1) Inhibir método (síncrono lectura):
A: el convertidor está conectado a 16 bits autobús. Byse 1 está conectado a la lógica “1”.
inhibir se establece en lógica "0" de lógica “1” (datos bloqueo), espere 1μs; establezca la habilitación en "0" lógico, se permite la salida de los datos de bloqueo dentro del convertidor; leer 12 bits o 14 bits datos; establecer inhibir en lógica "1" para prepararse para leer los siguientes datos válidos (ver el diagrama de secuencia de tiempo de 16 bits transferencia).
B: el convertidor está conectado a 8 bits autobús, D1 ~ D8 los bits están conectados al bus de datos y el resto están vacíos.
inhibir se establece en lógica "0" de lógica “1” (datos bloqueo), espere 1μs; establezca la habilitación en "0" lógico, se permite la salida de los datos de bloqueo dentro del convertidor; si Byse1 está configurado en "1" lógico, el convertidor lee directamente el 8 bits datos, si Byse1 está configurado en "0" lógico, el convertidor lee el resto de bits, automáticamente agrega cero para bits incompletos; establecer inhibir control de bloqueo de datos (inhibir señal) a la lógica “1” para prepararse para leer los siguientes datos válidos (ver Fig. 3 y Fig. 4 para 8 bits tiempo de transferencia secuencia)
(2) Ocupado método (asincrónico lectura):
en modo de lectura asincrónica, inhibir control de bloqueo de datos (Inhibir señal) está configurado en lógica "1" o vacío, ya sea el bucle interno está siempre en estado estable o si los datos de salida son válidos deberán se determinará mediante el estado de la señal de ocupado Ocupado. Cuando la señal de ocupado está en un nivel alto, indica que los datos se están convirtiendo y los datos en este el tiempo es inestable y inválido; cuando la señal de ocupado está en un nivel bajo, indica que la conversión de datos se ha completado y los datos en this el tiempo es estable y válido. una vez que se produce un nivel alto en ocupado durante lectura, la lectura de esto el tiempo no es válido. en modo de lectura asincrónica, la salida ocupada es un tren de pulsos de TTL nivel, el ancho entre está relacionado con la velocidad de rotación. Asimismo, también hay 8 bits y 16 bits dos métodos de uso de bus, en el momento de la salida de datos válida, la lectura de datos también se controla mediante la habilitación, consulte el diagrama de secuencia de tiempo de la transferencia de datos (Fig.5 y Fig.6)
Notas:
- Para 12 bits convertidor, los pines 13 y 14 se dejan desconectados.
- Para SDC convertidor, el pin 17 se deja desconectado.
- alimentación suministro: ± 15V, + 5V, GND, la potencia deberá no debe conectarse al revés, de lo contrario, los componentes se dañarán.
- binario digital salida: 12 bits y 14 bits, respectivamente.
- RHi, RLo: señal de excitación entrada.
- S1, S2, S3 y S4: entrada de señal de synchro o resolver. (S4 no usado para synchro)
- Ocupado: señal de ocupado
- habilitar la puerta de datos
- inhibir control de bloqueo de datos (Inhibir señal)
a alto nivel, los datos de salida del convertidor emite directamente sin enclavamiento; a bajo nivel, los datos de salida del convertidor están bloqueados, los datos no se actualizan, pero el bucle interno no se interrumpe y el seguimiento funciona todo el tiempo. inhibir control de bloqueo de datos (Inhibir señal) ha conectado alta resistencia (si el dispositivo adopta un bus de datos para generar los datos depende del estado de ).
habilitar
- Byse1: terminal de selección de bits
8.Tabla de valores de peso de sincronizadores a convertidores digitales o Resolver a convertidores digitales (HSDC / HRDC27 Serie)
9.Conexión diagrama de aplicación típica (Fig. 9) de convertidores sincronizados a digitales o Resolver a convertidores digitales (HSDC / HRDC27 Serie)
| además de utilizarse directamente en la medición precisa del ángulo de rotación del sincronizador o resolver, el convertidor de ángulo de eje también puede constituir dos velocidades sistema de medición u otro sistema de control de medición digital de mayor precisión. Figura 9 es un ejemplo de dos velocidades sistema compuesto por el convertidor. El dos velocidades sistema establecido en el principio de combinación de medición aproximada y precisa tiene una mayor precisión de conversión, Fig.9 muestra el dos velocidades sistema de conversión compuesto por dos sincronizadores (o resolutores) acoplados a través de la caja de cambios, dos SDC convertidores y un dos velocidades procesador HTSL19, su salida alcanza los 19 bits. |  |
10.Paquete especificaciones (unidad: mm) (Figura 10) de convertidores sincronizados a digitales o Resolver a convertidores digitales (HSDC / HRDC27 Serie)
| vista inferior | vista frontal |
 | |
| Figura 10 vista exterior del paquete | |
| modelo de caso | encabezamiento | revestimiento de cabecera | cubrir | revestimiento de revestimiento | material de pasador | chapado de alfileres | estilo de sellado | notas |
| UP4529-32a | Kovar (4J29) | au | Hierro / aleación de níquel (4J42) | au | Kovar (4J29) | au | sello emparejado | el revestimiento del pasador 23 es au |
11.Part tecla de numeración (Fig. 11) de convertidores sincronizados a digitales o Resolver a convertidores digitales (HSDC / HRDC27 Serie)
aplicación notas:
- suministrar la energía correctamente, sobre encendido, asegúrese de conectar correctamente los polos positivo y negativo de la fuente de alimentación por temor a quemarse.
- conexión del convertidor
Cuando el convertidor está conectado a 16 bits bus de datos, D1 ~ D14 o (D1 ~ D12) deberá estar todos conectados.
El entrada de señal deberá coincidir con la fase de la excitación de modo que ellos se puede conectar correctamente con el convertidor, su fases son las siguientes:
Para el synchro:
Para el resolver:
- Sobre montaje, la parte inferior del producto deberá se ajusta a la placa de circuito de cerca para evitar daños en los pines, y a prueba de golpes disposición deberá añadir, si necesario.
- Cuando el usuario realiza un pedido del producto, índices detallados de rendimiento eléctrico consulte el estándar empresarial pertinente.
